HARVARD ARCHITECTURE

гарвардская архитектура архитектура процессора, использующая для повышения производительности раздельные адресные шины для кода и данных (они могут быть считаны одновременно за один машинный такт, что уменьшает число тактов, требуемых для выполнения машинной команды), чем отличается от фон-неймановской архитектуры. Недостаток - необходимость большего числа ножек (выводов) у микропроцессора, поэтому гарвардская архитектура используется главным образом в микроконтроллерах, где один из типов памяти внутренний см. тж. instruction cache, system architecture, Von Neuman architecture