синтез логических схем один из этапов проектирования микросхемы, заключающийся в преобразовании её описания на языке высокого уровня в список логических вентилей и их соединений. Любая программа логического синтеза понимает описания на языках VHDL, Verilog или их подмножествах см. тж. HDL, netlist, silicon compiler, web-site: http://www.mentor.com
LOGIC SYNTHESIS
Англо-русский перевод LOGIC SYNTHESIS
Пройдаков Э.М., Теплицкий Л.А.. English-Russian explanatory dictionary of terms and abbreviations of computer engineering, Internet and programming. Англо-Русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. 1998-2004